没有合适的资源?快使用搜索试试~ 我知道了~
彩虹代表什么生肖
2 浏览量
2025-08-05
07:13:00
上传
评论
收藏 2.5MB DOC 举报
温馨提示
百度 然而在十多年以后的今天,美国再次启用301条款难免引起媒体广泛关注。
基于EP3SL150的FPGA硬件电路系统设计和延时细分算法与FPGA实现毕业论文.doc
资源推荐
资源详情
资源评论





























I / 107
西 南 交 通 大 学
本科毕业设计(论文)
基于 EP3SL150 的 FPGA 硬件电路系统设计和
延时细分算法与 FPGA 实现

II / 107
毕业设计(论文)任务书
班 级 电讯 2009-03 班 学生 XX 李栋 学 号 20093988
发题日期:2012 年 11 月 20 日 完成日期:2013 年 6 月 20 日
题 目 基于 EP3SL150 的 FPGA 硬件电路系统设计和延时细分算法与 FPGA 实现
1、本论文的目的、意义:随着电于技术和计算机技术的快速发展,超声相控阵技术
逐渐应用于工业无损检测,近几年,相声相控阵技术发展尤为迅速,在相控阵系统设
计、系统仿真、生产与测试和应用等方面取得一系列进展。其中,自适应聚焦相控阵
技术尤为突出,它利用接收到的缺陷回波信息调整下一次激发规则,实现了声束的优
化控制,提高缺陷的检出率。
“基于EP3SL150的FPGA硬件电路系统设计和延时细分算法与FPGA实现”涉与到
多种关键技术,如FPGA的开发、电子设计、硬件编程语言等。
“基于EP3SL150的FPGA硬件电路系统设计和延时细分算法与FPGA实现”是超声
相控阵技术中的一项关键技术,通过Verilog HDL硬件语言描述算法,进而在FPGA芯
片上实现功能。
2、学生应完成的任务:首先查阅相关的资料,了解“基于 EP3SL150 的 FPGA 系统设
计”的原理、结构、组成,进而学习相关知识,了解电路原理,并了解设计思想和仿
真原理和过程。在完成以上工作的基础之上,再学习 FPGA 的相关知识,了解 FPGA 的
原理、工作过程、特色优点和实现方法。接着需要学习 Verilog HDL 语言的开发技术
的相关知识,了解其配合过程,语言特定、模块组成部分的作用以与相关参数的调节
方法,重点是模块理论分析和编程思路。在完成以上理论学习的基础上,还要开始着
手 EDA 工具的学习,通过学习了解电子设计自动化的理念与其优势,主要是理解电路
设计的思路和方法。在设计完电路之后还要完成相关 PCB 电路板的制作,并要手工焊
接所有的元器件和完成相关的测试、软件和硬件调试任务,以达到较好的控制效果。
3、论文各部分内容与时间分配:(共 15 周)
第一部分调研课题的目的、意义和背景,学习相关基础知识。(2 周)
第二部分 参阅相关资料,翻译外文资料,方案初步设计,时间规划、过程规划
(2 周)

III / 107
第三部分 设计方案模块化、分解设计、系统设计、理论分析、系统仿真、模块
仿真、软件编程工程定义,电路方案的工程定义、设计、模块电路图、仿真报告。
(3 周)
第四部分 软件编程、调试,电路设计、仿真,硬件电路的调试、验收,测量方
案制定,软件联调,硬件联调、软件和硬件配合调试、联调,软件验收、硬件验
收,系统测量验收,验收。
(3 周)
第五部分 撰写软件设计操作文档,硬件文档,软件规范化、硬件规范化;设计
归档,撰写论文初稿,导师审查,知识产权审查,修稿,导师审查, (3 周)
评阅与答辩: 提交学院审查、评阅,撰写 PPT 报告,答辩,提交论文,归档毕
业设计文档。 (2 周)
备 注
指导教师: 年 月 日
审 批 人: 年 月 日
摘 要
随着科学技术的不断发展,我们对材料质量的检测要求也变得越来越高。现代无

IV / 107
损检测技术的发展趋势就是对材料实现高精度、高分辨率的检测。从而为当代复杂的
工业设备提供更好的无损评估。
在整个超声相控阵系统中,延迟聚焦算法是关键,提高延迟量的精度可以提高整
个系统精度。本课题通过对超声相控阵技术中的延迟细分法则的研究,最终实现两种
延迟模式,粗延迟和细延迟。粗延迟是指发射脉冲高电平的持续时间只能是延迟模块
的控制时钟周期的整数倍;在细延迟中我们可以对延迟模块的控制时钟进行多相位的
分频,最终可以提高延迟模块可以达到的精度。FPGA 内部集成的增强型锁相环可以
实现多相位时钟信号,利用这些多相位的时钟信号,我们可以将延迟量的精度提高。
本设计是基于 FPGA 平台,巧妙地借助 FPGA 内部集成的增强型锁相环,实现延迟细分
算法的硬件电路。并且在 modelsim 上对设计结果进行验证。主控平台可以完成的扫
描模式是扇形扫描,完成相控阵的聚焦法则,最终输出十六个通道的触发脉冲延迟数
据。用户可以根据自己的实际要求,手动的选择粗延迟或细延迟。
本论文主要对一下几个模块进行论述:算法的实现模块、扫描模块、延迟模块、
波束合成模块。在算法实现模块,我们借助 FPGA 运行速度的优势,实现二进制的开
方运算,传统的二进制开方运算采用的是迭代的算法,使得整个算法的实现过程变得
比较长。本课题模拟二进制开方手算的过程,利用 FPGA 内部的乘法器硬核实现二进
制开方运算。
在整个课题的设计过程中,我们利用 FPGA 内部集成的硬件乘法器,利用内部集
成的增强型的锁相环和快速锁相环对系统时钟进行倍频和分频,产生我们设计所需要
的相关时钟信号。这样可以大大简化设计的开发周期,并且可以提高设计的准确性。
关键字:FPGA;超声相控阵;细延迟;聚焦法则
Abstract
With the continuous development of science and technology, the
quality of our materials testing requirements are becoming increasingly
high. Modern non-destructive testing technology trends is right materials
to achieve high-precision, high-resolution detector. Thus it provide

V / 107
better Nondestructive Evaluation for contemporary complex industrial
equipments.
Throughout the ultrasonic phased array system, the delay focusing
algorithm is the key to improve the accuracy of the amount of delay can
improve overall system accuracy. This issue through ultrasonic phased
array technology for the delay subdivision law studies, and ultimately
implement two delay mode, the coarse delay and fine delay. Coarse delay
is the transmitted pulse duration of the high level the control module
can only be delayed by an integer multiple of the clock cycle; the fine
delay of the delay module, we can control the multi-phase clock frequency,
can ultimately increase the delay module achievable accuracy. Enhanced
FPGA integrated PLL can achieve multi-phase clock signals, using the
multi-phase clock signals, we can improve the accuracy of the delay
amount. This design is based on the FPGA platform, cleverly integrated
with enhanced FPGA internal PLL to achieve delay subdivision algorithm
hardware circuit.In modelsim to verify the results on the design. Master
platform is completed scan mode sector scan, complete phased array focal
law, the final output sixteen channel trigger pulse delay data. According
to their actual requirements, users can manually select the coarse or
fine delay time.
This paper mainly discusses about several modules: algorithm module,
scanning module, the delay module, the beam forming module. In the
algorithm module, we use the advantage of running speed FPGA to achieve
binary root operation, the traditional binary root operation using the
iterative algorithm, making the whole algorithm implementation process
becomes relatively long. This topic simulate the process of binary
prescribing hand count, using FPGA internal multiplier hardcore achieve
binary root operation.
Throughout the project design process, we use internal FPGA
剩余106页未读,继续阅读
资源评论


LovelPerson
- 粉丝: 5
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助


最新资源
- 小米大模型端侧部署落地探索.pdf
- 向量化与文档解析技术加速大模型RAG应用落地.pdf
- 长文本大模型推理实践——以 KVCache 为中心的分离式推理架构.pdf
- 房产大数据香港新界东最新二手房挂牌数据
- ReID 行人重识别技术:可实现图像及陌生人检索等项目
- 房产大数据香港新界西最新二手房挂牌数据
- 复习html,javascript,php等web基础
- Python闭包的实际应用场景有哪些?
- 如何使用生成器处理超大数据集?
- 诊断Python多线程GIL瓶颈的工具是什么?
- 描述符(Descriptor)在Python类中如何控制属性访问?
- wiresharek 用户手册
- 科大讯飞 X 光安检图像识别第一名
- 猴子吃桃问题的递归解法如何实现?
- Mybatis 简单练习
- 卷积神经网络(CNN)项目,给你一个狗的图像,你的算法将会识别并估计狗的品种
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈



安全验证
文档复制为VIP权益,开通VIP直接复制
